-混用上升下降沿會對scanchain造成什么樣的影響，能否具體解釋一下;
-如果代碼在邏輯上必須用下降沿采樣，怎樣才能滿足后端的要求(用上升沿采樣)，有無變通方法;
我的代碼
我在上面提到了上升沿和下降沿混用，其實是表述不正確。不是混用，而是在代碼中有些寄存器用posedge，有些則用negedge，對同一個寄存器同時使用兩個邊沿的情況沒有。，我的代碼是這樣的情況，比如
always@(posedgei_clkornegedgei_rst_n)begin
....//reg1
end
always@(negedgei_clkornegedgei_rst_n)begin
....//reg2
end
對于這樣的情況，后端部門也建議盡量避免，也就是說所有寄存器全都采用上升沿，要怎么處理呢?
====
用下降沿采樣的話
dft_drc會認為該寄存器有violation
因此不把他放到chain里邊
所以覆蓋率會降低
